# OPERATION OF MIS TRANSISTOR AND STRUCTURE AND MANUFACTURE THEREOF

Patent Number:

JP61185972

Publication date:

1986-08-19

Inventor(s):

**FUKUMA MASAO** 

Applicant(s):

**NEC CORP** 

Requested Patent:

**JP61185972** 

Application Number: JP19850025474 19850213

Priority Number(s):

IPC Classification:

H01L29/78; H01L27/12

EC Classification:

Equivalents:

JP2110851C, JP8012917B

#### **Abstract**

PURPOSE: To realize sufficiently small OFF-current and comparatively large ON-current at the same time, by forming a source and drain on both sides of a narrower-tip groove and by contacting electrically a gate and semiconductor in a wider-tip groove of single crystalline thin films. CONSTITUTION: In an SiO substrate 23, a groove (h) with a depth of 1mum and width of 5mum is ditched. After polysilicon of 1mum is deposited, it is single- crystallized. Boron is ion-implanted therein, resists are coated thereon, the surface of the SiO substrate 23 is exposed by etching back. and then a CVD SiO2 film of 1mum is deposited. After the CVD SiO2 film for inter-layer insulating is deposited, the entire SiO and SiO2 are removed till the surface of the extending portion of the underlying SiO2 substrate 24 is exposed with dry etch ing. Next, another contact holes are bored on the gate extending portion to form metal wiring 30. The gate and substrate connected electrically are used as input terminals and the source and drain are used as output terminals, signal transfering terminals or power source terminals. Thus OFF-current is made small and high driving capacity can be realized easily.

Data supplied from the esp@cenet database - I2

			a Y
•			

## ⑩日本国特許庁(JP)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭61-185972

@Int\_Cl\_4

識別記号

庁内整理番号

每公開 昭和61年(1986)8月19日

H 01 L 29/78

8422-5F 7514-5F

審査請求 未請求 発明の数 3 (全6頁)

匈発明の名称

頣

仍出

MISトランジスタの動作方法及びMISトランジスタの構造及び その製造方法

> ②特 願 昭60-25474 ②出 願 昭60(1985)2月13日

> > 夫

**7**0発 明 者 福 間 雅

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明 細・・・ひ

## 1. 発明の名称

MISトランジスタの効作方法及びMIS トランジスタの構造及びその製造方法

## 2. 特許請求の範囲

- (1) MISトランツスタに於て、電気的に接続されたゲートと基板を入力端子とし、ソース及びドレインを出力端子あるいは信号伝達端子とするか 又は電源に接続することを存象とする MISトラン ツスタの動作方法。
- (2) ソース・ドレイン領域の直下に絶録層を有し、半導体基板がこの絶録層にかとまれながら下方に延びて側方に広がっており、さらに半導体基板の全体が絶録層にかとまれ、ゲートと該半導体基板とが、アクティブ領域の外で電気的に接続されているととを特徴とするMISトランジスタの構造。
  - (3) 絶録基板上にく形のみぞをドレイエッチン

グ法で形成し、全体に半導体障膜を CVD 法等で成長させた後、アニール法でとれを単結晶化し、平坦化材料とエッチバック法とを用いて先のみびの中にのみ単結晶半導体を成し、さらに絶験薄に形成し、選択的エピタやなみでの上に形成の世まいみではり半導体をこの絶験薄に形成のとはいかでは、全体に半導体をこのが薄にし、との単結晶化し、との単結晶化し、との単結晶化し、との単結晶化し、との単結晶化し、との単にリースをではより単結晶化し、との単にリースをでは、全体により単結晶化し、との単語があるととを特徴とする MISトランシスタの製造方法。

#### 3. 発明の詳細な説明・

〔産業上の利用分野〕

・本発明は動作電圧が低い場合に於ても充分なオン/オフ電流比と駆動能力が得られるMISトラン ジスタの動作方法と、この動作方法に選したMIS トランツスタの構造とその製造方法に関する。 (従来の技術)

MISトランジスタの数細化に伴ない、高電界による問題を避けるためあるいは、前受電力を下げるために、電源電圧を低下させる必要が生じて来ている。しかしながら通常の動作方法では、単純に電源電圧を下げると、オン/オフの電流比が取れなかったりあるいは駆動能力が落ちてしまい実用上大きな障害となる。

**第6図に示す従来の CMOS インパータを例にとってその動作を示す。** 

図において、41は PMO8 トランジスタ、42は N MOS トランジスタ、43は電源、44はアース、 45 は入力、46は出力である。

通常はNMOSトランジスタ42の基板は接地され、PMOSトランジスタ41の基板はドレインに接続されている。との状態では飽和状態に於けるドレイン電流I。は次式で扱わされる。

$$I_n = K(V_n - V_1)^{1}$$

的に接続されたゲートと基板を入力端子とし、ソ ース及びドレインを出力端子あるいは信号伝達端 子とするか、又は電源に接続することを特徴とす る。本発明のMISトランジスタはソース、ドレイ ン領域の直下に絶録層を有し、半導体基板がこの 絶録暦にかとまれながら下方に延びて領方に広が っており、さらに基板全体が絶級層にかとまれ、 **ゲート5と該半導体基板とが、アクティブ領域の** 外で電気的に接続されていることを停欲としてい る。また、とのMISトランジスタを製造する方法 は、絶象基板上にく形のみぞをドライエッチング 法等で形成し、全体化半導体態膜を CVD 法等で成 長させ、各様アニール法でとれを単結晶化した後 平坦化材料とエッチパック法とを用いて先のみぞ ... の中にのみ単結晶半導体を残し、さらに全体に絶 縁膜を成長させ、先のみぞの上にそのみぞ巾より もせまいみぞをこの絶縁膜上形成し、選択的エピ タキシャル法により半導体をこのせまいみそ中に りめ込み、さらに半導体解膜を成長させたあとア ニール法により単結晶化し、との単結晶薄膜のう

ことでKは比例定数、 $V_{n}$  は電源電圧、 $V_{n}$  は 協意圧である。

[発明が解決しようとする問題点]

したがって $V_{\mathfrak{p}}$  が  $V_{\mathfrak{p}}$  近くまで下がると、 駆動能力は復端に減少する。

これを避けるために $V_{\tau}$ を下げると、オフ電流を 充分下げることができなくなる。

すなわち、 $V_\tau$ 以下のゲート電圧では  $I_B$ は exp (8 V G/ $\alpha$  K T) に比例するので(通常は $\alpha = 1.2$   $\sim$  1.3)、オン/オフ比を充分取ろりとすると  $V_\tau$   $\psi$  実用上 0.5  $\sim$  0.6 V 以下には設定できない。このため従来の動作方法では 0.5 V 前後の低電圧動作は、 実用的には全く実現することができない。

本発明の目的は電源電圧が 0.5 V 程度であって も、充分小さなオフ電流と、比較的大きなオン電 流とが同時に実現できる MISトランジスタの動作 方法と、この動作方法に適した構造及びその製造 方法を提供することにある。

[ 問題点を解決するための手段]

本発明のMIS トランジスタの動作方法は電気

ち先のせまいみぞの上をMISトランジスタ の基板 としその両側にソース・ドレインを形成し、先の 広いみぞ中の半導体とゲートとを電気的にコンタ ・ クトすることを特徴としている。

#### 〔作用・効果〕

次に本発明の原理を説明する。第1図は本発明のトランジスタによる典型的な動作方法である。 ここで aMOS のゲートと基板とは電気的に接続され入力増子3を形成している。関電圧は一般に次式で与えられる。

$$V_{\tau} = a + b \sqrt{2\phi_{b} - V_{sub}}$$

ここでa 。b は足数、 $\phi_b$  は基板のフェルミレベル、 $V_{sub}$  は基板電位である。通常のシリコンゲートMOS トランジスタでは $a \simeq 0$  である。又、 $b \geq 0$  である。

本発明のMOSトタンジスタの入力端子 3 に 0 管位を加えたとき、 $V_{sub}=0$  となるので このときの $V_{\tau}$  は  $b\sqrt{2\rho_b} \ge 0$  となり、基板優度、ゲート酸化酶厚を適当な値に設定すれば、このときの

チャネルは硫を充分小さくできる。たとえば $V_1=0.4\,V$ とすると約 $10^{-1\,2}$ A/ $\mu$ m 程度になる。 一方入力端子  $3\,$ に $2\,$  $\phi$  $_{5}$  を越えない正の電位 $V_{1}$  を与えたとき

 $V_{sub} = V_1$  となるので、 $V_1 = b\sqrt{2\phi_b - V_1} \le b$   $\sqrt{2\phi_b}$  となり、 $V_1$  は 0 に近ずく。

もし $V_1>b\sqrt{2\phi_b-V_1}$  となる様にb及び $V_1$  を設定すればオン電流は比較的大きな値とすることができる。このとき基板とソース 2 とは順方向にパイアスされるが、 $V_1$  は  $2\phi_b$  を越えることはないので順方向電流はほとんど無視することができる。この様に本発明のb ランジスタを動作させるときには、電源電圧b b b 包度であっても 比較的大きな駆動能力と充分小さなオフ電流とを同時に実現できる。

この様な動作をLSI で実現するためには基板が 名トランジスタ毎に独立している必要がある。 この様な動作を実現するためには基板が各トラン ジスタ毎に独立している必要がある。

これは、いわゆる通常の80I 基板にトランジスト

ドレインの直下は絶縁層なので寄生容量も小なく 高速動作が可能となる。

## ( 実施例)

次に本発明の典型的な製造工程を第4図(3)~(f) に示す。

以下の説明では説明の便宜上第4図(3~(f)についてはロチャネルMOSトランジスタを仮定する。第4図(a)はSiO: 基板23にドライエッチング法により深さ1μm、中5μmのみでbを細った状態である。第4図的において、ポリシリコンをCVD法により1μm堆積した後、ストリップヒータ法で単結晶化し、10<sup>18</sup>/cxのポロンをイオン注入し、レジストを途布しエッチパックによりSiO: 腰を1μm堆積する。このとき先のみぞhに単結晶シリコン24がりめこまれている。次に第4図にに示すよりにみぞhの上にSiO: 基板23をよりせまい中でエッチオフし、選択的エピタキシャル法により単結晶シリコン25を成長させる。このときエピタキシャル成長した単結晶シリコン25の際にはポロ

タを形成するととで達成できる。すなわち、SUI 基板でMOSFETを作成するとき、通常はチャネルが形成されるべき基板は電気的に浮遊している。 しかし基板をゲート巾方向に延長し、通常の方法でコンタクトを取りゲートと金属配線によって始ぶことによってゲートと基板は接続され、かつ他のMOSFETとは完全に分離される。 従って本発明の動作が可能となる。

次に第2図に本発明の動作に適した本発明のMIS トランジスタの構造を示す。

第3図は第2図の『一『銀断面図である。これからわかる様に本発明トランジスタの構造ではチャネルが形成される領域の半導体基板16の下に半導体基板15と同14が順に連なってかりこれらは絶録基板13で囲まれている。又半導体基板14はチャネル巾方向に延びてかり、アクティブ領域の外領でゲート18とメタル20とによって電気的に接続されている。従って本発明のトランジスタを動作させる場合、比較的巾の広い半導体基板14のために基板16への寄生抵抗は充分小さくでき、又ソース・

ンガスの流れをコントロールをする。第4図側に >いて、さらにポリシリコンを1 μπ堆積し、レ ーザーアニール法で単結晶化させた役。アクティ プ領域26のみを残してエッチオフし、ゲート酸化 膜27を成長させ、必要なチャネルドーブを施とす。 外側に延びた部分の上に乗っているSiQェをエッ チングした後、ゲート酸化膜を成長させ、その後 ポリシリコンゲート 28 を形成し、ソース・ドレイ ン用のヒ末をイオン注入した状態である。先の 810: 善板24がアクティブ領域26の外に延びた部 分の上には、ゲート酸化膜厚程度の酸化膜をはさ んでポリシリコンゲート 28 の延長部分が乗ると とになる。第5図切にかいて、唐内絶綾用のCVD 810gを推積した後、先才先のゲート延長部分に 於て、ドライエッチングによって、下のSiO: 差 板公の延長部分の券面が賃出するまで会ての81 とSiO:を除去した後、他のコンタクトホール (ソース及びドレイン等用)をあけて金属配舗30 を施とす。なお先の延長部分では第3図に示す様

#### 特開昭 G1-185972 (4)

な形状でポリンリコンゲートと半導体基板14はコンタクトされる。この第4図(f)が本発明のMISトランジスタの典型的を構造の1例であり第4図印~(f)で説明した方法が、本発明の典型的な製造方法の1例である。

このロチャネルMOSトランジスタと同様にして作られたPチャネルMOSトランジスタとを用いてインパータを形成した時等第5図中、31はPMOSトランジスタ回路図を第5図に示す。

32は NMOSトランジスタ、33は電源、34はアース、35は入力、36は出力を示している。

本発明のMISトランジスタは電気的に接続されたゲートと基板を入力端子とし、ソース及びドレインを出力端子あるいは信号伝達端子又は電源端子に用いて動作させる。

#### (発明の効果)

本発明の動作方法によれば、電源電圧が 0.5 V 福度と非常に低い場合に於ても、オフ電流は小さ くかつ高い駆動能力を容易に実現でき、極酸細ト タンジスタに於て、高速性と低電力を両立させる

13.23……絶縁 (SIO \*\*) 蓋板、 14.24……半導体基板 (単結晶シリコン)、 15.25……半導体基板 (単結晶シリコン)、 16.26……半導体基板 (アクティブ領域)、 17.27……ゲート絶縁膜、 18.28……ポリシリコンゲート、 29…… 層間絶様膜、 20.30……メタル配線、 31…… PMOSトランジスタ、 32…… N MOSトランジスタ、 33……電源端子、 34……アース、 35……入力端子、 36……出力端子。

特許出版人 日本電気株式会社

代理人 弁理士 内 原




さらに本発明の製造方法によれば本発明の構造を作る上で、半導体蓄板の主要な3つの部分の不純物濃度を独立にコントロールすることができ、各々最適な値にセットすることが可能となる。


#### 4. 図面の簡単な説明


第1図は本発明トランジスタの動作原理を示す 図、第2図は本発明の構造のトランジスタの断面 図、第3図は第2図の11-11 級断面図、第4図向 ~(1)は本発明の実施例につき製造工程順に示した 図、第5図は本発明の典型的実施例を示した図、 第6図は従来の動作方法を示した図である。

# 第1図




# 第2図







第4図





第4図





第4図





# 特開昭 61-185972 (6)

